| Revue: | Dyna (Medellín) |
| Base de datos: | |
| Número de sistema: | 000544099 |
| ISSN: | 0012-7353 |
| Autores: | NIETO LONDOÑO, RUBÉN DARIO BERNAL NOREÑA, ÁLVARO |
| Instituciones: | 1Universidad del Valle, Facultad de Ingenierías, |
| Año: | 2010 |
| Periodo: | Jun |
| Volumen: | 77 |
| Número: | 162 |
| Paginación: | 281-291 |
| País: | Colombia |
| Idioma: | Español |
| Resumen en español | Este artículo presenta resultados de la implementación asíncrona en FPGA (Field Programmable Gate Array) de las funciones de transformación de columna MixColumn e InvmixColumn, del algoritmo de Rijndael. Se usa la metodología para implementación de circuitos asíncronos de la herramienta conocida como Balsa, la cual permite descripción, síntesis y simulación funcional asíncrona de circuitos digitales. Se presentan resultados comparativos de área y desempeño de dos arquitecturas que realizan procesos de encriptación y desencriptación, la primera hace uso de las funciones sin optimizar y la segunda realiza ambos procesos usando recursos de hardware compartidos por ambas funciones. En la implementación asíncrona de todas las transformaciones se usan los protocolos de codificación dual-rail y 1-de-4. |
| Palabras clave: | AES, Balsa, Circuitos asíncronos, Criptografía, FPGAs, Protocolo de sincronismo |
| Texte intégral: | Texto completo (Ver HTML) Texto completo (Ver PDF) |
