| Journal: | Dyna (Medellín) |
| Database: | |
| System number: | 000544099 |
| ISSN: | 0012-7353 |
| Authors: | NIETO LONDOÑO, RUBÉN DARIO BERNAL NOREÑA, ÁLVARO |
| Institutions: | 1Universidad del Valle, Facultad de Ingenierías, |
| Year: | 2010 |
| Season: | Jun |
| Volumen: | 77 |
| Number: | 162 |
| Pages: | 281-291 |
| Country: | Colombia |
| Language: | Español |
| Spanish abstract | Este artículo presenta resultados de la implementación asíncrona en FPGA (Field Programmable Gate Array) de las funciones de transformación de columna MixColumn e InvmixColumn, del algoritmo de Rijndael. Se usa la metodología para implementación de circuitos asíncronos de la herramienta conocida como Balsa, la cual permite descripción, síntesis y simulación funcional asíncrona de circuitos digitales. Se presentan resultados comparativos de área y desempeño de dos arquitecturas que realizan procesos de encriptación y desencriptación, la primera hace uso de las funciones sin optimizar y la segunda realiza ambos procesos usando recursos de hardware compartidos por ambas funciones. En la implementación asíncrona de todas las transformaciones se usan los protocolos de codificación dual-rail y 1-de-4. |
| Keyword: | AES, Balsa, Circuitos asíncronos, Criptografía, FPGAs, Protocolo de sincronismo |
| Full text: | Texto completo (Ver HTML) Texto completo (Ver PDF) |
