| Journal: | Computación y sistemas |
| Database: | |
| System number: | 000560156 |
| ISSN: | 1405-5546 |
| Authors: | Reyes Fernández de Bulnes, Darian1 Maldonado, Yazmin1 |
| Institutions: | 1Instituto Tecnológico de Tijuana, Tijuana, Baja California. México |
| Year: | 2018 |
| Season: | Abr-Jun |
| Volumen: | 22 |
| Number: | 2 |
| Pages: | 425-437 |
| Country: | México |
| Language: | Español |
| Document type: | Artículo |
| Spanish abstract | La planificación de operaciones es un problema fundamental al mapear un diseño en un dispositivo electrónico, tal como un arreglo de compuertas programables en campo (FPGA, por sus siglas en inglés: Field Programmable Gate Array). En este artículo, se presenta una propuesta de aplicar algoritmos evolutivos multi-objetivo, tales como, NSGA-II, SPEA2 y NSGA-III para la optimización simultánea de área, retardo y potencia en la etapa de síntesis de alto nivel en los FPGAs. Se compararon los resultados obtenidos de cada algoritmo evolutivo multi-objetivo utilizando los indicadores de calidad, Épsilon, Hipervolumen y R, los cuales muestran cuales algoritmos son los más adecuados para este problema a resolver. Además, los resultados de los procesos evolutivos son analizados y se proponen mejoras. |
| English abstract | Operations scheduling is a fundamental problem of mapping a design into an electronic device, such as a Field Programmable Gate Array (FPGA). In this paper, a proposal for apply the multi-objective evolutionary algorithms, such as, NSGA-II, SPEA2 and NSGA-III for the simultaneous optimization of area, delay and power in the in high-level synthesis stage in the FPGAs is presented. Results obtained are compared using the quality indicators, Epsilon, Hypervolume and R, these results shown which of the algorithms are the most suitable for this problem to solve. Then, the results of the evolutionary processes are analyzed and improvements are proposed. |
| Disciplines: | Ciencias de la computación |
| Keyword: | DFG, FPGA, NSGA-II, NSGA-III, SPEA2, Optimización de circuitos, Inteligencia artificial |
| Keyword: | DFG, FPGA, NSGA-II, NSGA-III, SPEA2, Circuit optimization, Artificial intelligence |
| Full text: | Texto completo (Ver HTML) Texto completo (Ver PDF) |
