| Journal: | Avances en sistemas e informática |
| Database: | PERIÓDICA |
| System number: | 000340508 |
| ISSN: | 1657-7663 |
| Authors: | Pérez, Carlos1 García, Julio2 |
| Institutions: | 1Universidad Surcolombiana, Grupo de Microelectrónica y Sistemas Digitales, Neiva, Huila. Colombia 2Universidad Nacional de Colombia, Grupo de Control y Procesamiento Digital de Señales, Manizales, Caldas. Colombia |
| Year: | 2007 |
| Season: | Sep |
| Volumen: | 4 |
| Number: | 2 |
| Pages: | 89-96 |
| Country: | Colombia |
| Language: | Español |
| Document type: | Artículo |
| Approach: | Experimental, aplicado |
| Spanish abstract | Se presenta una metodología de diseño, basada en Radios Definidos por Software (SDR) , y orientada al modelado de los bloques funcionales CDMA Reverse Traffic Channel. Además de una metodología de validación dirigida a la comprobación de resultados obtenidos luego de la implementación funcional de los bloques en lenguaje VHDL. Se propone un procedimiento de generación automática del código VHDL correspondiente a los bloques analizados, mediante una estructura generalizada modificada, basada en Registros de Corrimiento Realimentados Linealmente (LFSR), que permita generar funciones adicionales de salida, desde la combinación lineal de las posiciones del registro. Se propone un modelo matricial para la configuración de los lazos de realimentación y las funciones de salida. El bloque se caracteriza como un Modelo Oculto de Markov (HMM). Para la metodología de validación se propone la generación de archivos gráficos (*.vec) a partir de los resultados obtenidos con Simulink, los cuales pueden ser utilizados en entornos de desarrollo digital como MAX PLUS II o QUARTUS II. Los archivos generados permiten la simulación directa y la correspondiente verificación de los resultados. Para la generación de las descripciones VHDL se realiza una aproximación basada en entidades (entity-based), como un enfoque hacia la descomposición jerárquica basada en unidades funcionales donde una entidad VHDL se considera como una abstracción de un objeto hardware, en este caso un Bloque Funcional |
| English abstract | The document presents a design methodology, based on Software Defined Radios (SDR), and focused to model CDMA Reverse Traffic Channel functional blocks. Also, a validation methodology is presented, in order to check results obtained after functional implementation of blocks in VHDL. A procedure for automatic VHDL code generation of analyzed blocks is proposed, by means of a generalized structure, based on modified Linear Feedback Shift Registers (mLFSR), which allow the generation of additional functional outputs from linear combination of register positions. Also, a matrix model is proposed, in order to setup feedback loops and functional outputs. Blocks are modeled as a Hidden Marvok Model (HMM). For validation methodology, graphic file generation using *.vec files is proposed, using results from Simulink, which may be used in development environments like MAX PLUS II or QUARTUS II. Generated files allow direct simulation and corresponding results checking. For the generation of VHDL code, an approach entity-based approach is made, as a focus to hierarchical decomposition based on functional units where a VHDL entity is taken as a hardware object abstraction, in this case a Functional Block |
| Disciplines: | Ciencias de la computación, Ingeniería |
| Keyword: | Ingeniería de telecomunicaciones, Codificación de señales, Registros de corrimiento, Canales de tráfico, Bloques funcionales, Software |
| Keyword: | Computer science, Engineering, Telecommunications engineering, Software, Signal coding, Shift records, Traffic channels, Functional blocks |
| Full text: | Texto completo (Ver PDF) |
