| Revue: | Telem@tica (La Habana) |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000407925 |
| ISSN: | 1729-3804 |
| Autores: | Quesada del Busto, Laura1 Aguirre Soler, Gustavo Javier1 Yaunner Nuñez, Osmany1 Landrove Gámez, Orlando1 |
| Instituciones: | 1LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones, La Habana. Cuba |
| Año: | 2015 |
| Periodo: | Sep-Dic |
| Volumen: | 14 |
| Número: | 3 |
| Paginación: | 54-67 |
| País: | Cuba |
| Idioma: | Español |
| Tipo de documento: | Artículo |
| Enfoque: | Aplicado |
| Resumen en español | El estándar H.264/AVC constituye uno de los formatos de compresión de video más utilizados hoy en día en los sistemas de Televisión Digital Terrestre. En LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones se cuenta con un modelo decodificador H.264/AVC implementado en una plataforma FPGA con microprocesador empotrado. Este modelo es completamente funcional pero su velocidad de procesamiento no le permite operaren tiempo real. En este trabajo se insertó al sistema decodificador H.264/AVC un módulo IP para sustituir a la función software que ejecuta la decodificación aritmética binaria de bypass, que es dentro del núcleo CABAC la más frecuentemente invocada. Además, como módulos IP auxiliares, se insertaron un temporizador y un controlador de interrupciones, para evaluar su desempeño. Se utilizaron como herramientas de diseño los softwares: XPS para la implementación de la plataforma hardware y SDK para el diseño del subsistema software, ambos proporcionados por Xilinx. Como resultados se obtuvieron los tiempos de procesamiento al decodificar varios videos en diferentes escenarios de prueba |
| Resumen en inglés | Nowadays, H.264/AVC is one the most used video compression standardsin Terrestrial Digital Television Systems. LACETEL, Research and Development Telecommunications Institute, has implemented an H.264/AVC video decoder model using FPGA technology with an embedded processor. In this paper an IP module was inserted to the H.264/AVC decoder system to replace software function responsible ofbypass binary arithmetic decoding. Bypass decoding is the most frequently invoked core block of CABAC's decoding. Also, as auxiliary IP modules, atimerand an interrupt controller wereadded to evaluate the systemperformance. The design toolsusedwere XPS for hardware platform implementation and SDK for software subsystem design, both of them provided by Xilinx. As results,the processing times of decoding many H.264/AVC videos were gotten indifferent test benches |
| Disciplinas: | Ciencias de la computación |
| Palabras clave: | Procesamiento de datos, Programación, Video, Procesamiento de video, Codificadores, Compresión de video, H.264/AVC, FPGA |
| Keyword: | Computer science, Data processing, Programming, Video, Video processing, Encoders, Video compression, H.264/AVC, Field programmable gate array (FPGA) |
| Texte intégral: | Texto completo (Ver HTML) |
