| Revue: | Telem@tica (La Habana) |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000407921 |
| ISSN: | 1729-3804 |
| Autores: | González Urquiza, Alejandro C1 Navarrete Hernández, Manuel1 Díaz Hernández, Reinier1 |
| Instituciones: | 1LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones, La Habana. Cuba |
| Año: | 2015 |
| Periodo: | Sep-Dic |
| Volumen: | 14 |
| Número: | 3 |
| Paginación: | 10-20 |
| País: | Cuba |
| Idioma: | Español |
| Tipo de documento: | Artículo |
| Enfoque: | Analítico, descriptivo |
| Resumen en español | En LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones, se han diseñado diferentes bloques de la cadena de transmisión-recepción de televisión digital terrestre del estándar DTMB. En este trabajo se describe el diseño y la implementación del entrelazador en el dominio del tiempo para un modulador del estándar DTMB. Este bloquemejora el rendimiento del sistema de televisión digital, yaque contribuye a evitar el efecto desfavorable de las ráfagas de errores a la entrada del decodificador de canal. El diseño se describió en lenguaje de descripción de hardware VHDL, utilizando el entorno de desarrollo ISE WebPACK Design y se implementó enel FPGA Spartan-6 LX9 de Xilinx, empleando memoria externa. El entrelazador se estructuró de forma modular, dividido en bloques funcionales. Estos bloques se validaron de forma independiente mediante simulaciones en ISim y verificaciones en hardware con ChipScope. Se utilizó comomodelo de referencia el bloque de entrelazador en el dominio del tiempo de Simulink. Este modelo fue utilizado en conjunto con ChipScope para depurar y validar el entrelazador implementado |
| Resumen en inglés | LACETEL, Research and Development Telecommunications Institute, has designed different blocks of transmission-reception chain of digital terrestrial television of DTMB standard. This paper describes the design and implementation of time interleaver for DTMB standard modulator. This block enhances the performance of digital television system, because it contributes toavoidadverse effectsofburstserror at the channel decoder input. The design was described in hardware description language VHDL, using ISE WebPACK Design development environment and was implemented in Xilinx Spartan-6 LX9 FPGA using external memory. The interleaver was modularly structured, divided into functional blocks. The blocks were independently validated by simulations in ISim and were checked in hardware with ChipScope. Simulink time interleaver block was used as reference model. This model was used in conjunction with ChipScope to debug and validate the implemented interleaver |
| Disciplinas: | Ciencias de la computación, Ingeniería |
| Palabras clave: | Procesamiento de datos, Programación, Ingeniería de telecomunicaciones, Ingeniería electrónica, Televisión digital, DTMB, Moduladores, Procesamiento de señales, FPGA |
| Keyword: | Computer science, Engineering, Data processing, Programming, Electronic engineering, Telecommunications engineering, Digital television, Digital terrestrial multimedia broadcast (DTMB), Modulators, Signal processing, Field programmable gate array (FPGA) |
| Texte intégral: | Texto completo (Ver HTML) |
