| Revista: | Revista técnica de la Facultad de Ingeniería. Universidad del Zulia |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000446981 |
| ISSN: | 0254-0770 |
| Autores: | Sandoval Ruiz,Cecilia Esperanza1 Fedón Rovira, Antonio S1 |
| Instituciones: | 1Universidad de Carabobo, Facultad de Ingeniería, Bárbula, Carabobo. Venezuela |
| Año: | 2014 |
| Volumen: | 37 |
| Número: | 2 |
| Paginación: | 151-159 |
| País: | Venezuela |
| Idioma: | Español |
| Tipo de documento: | Artículo |
| Enfoque: | Teórico |
| Resumen en español | La presente investigación está basada en la obtención de un modelo optimizado para el diseño del Codificador RS-Reed Solomon, orientado a sistemas reconfigurables. En primer lugar se realizó la descrip-ción del codificador objeto de estudio RS(255,k), bajo Lenguaje Descriptor de Hardware, VHDL (VHSIC hardware description language), con la descripción funcional de cada uno de sus componentes, desta-cando entre ellos el multiplicador en campos finitos de Galois - GF(2m) y el LFSR (Linear Feedback Shift Register), analizando su estructura y comportamiento para hallar un modelo del Codificador optimizado, finalmente, se sintetizó el diseño del codificador a través del IDE Xilinx 11, para el análisis comparativo del consumo de recursos Hardware, validando la optimización del modelo propuesto. Entre los resultados podemos mencionar que, se obtuvieron las ecuaciones matemáticas que soportan el modelo del CESR-Codificador Eficiente para Sistemas Reconfigurables, la validación del comportamiento del diseño simu-lado y los reportes de síntesis que evidencian la eficiencia del diseño respecto a otros estudios, de lo que podemos concluir que se alcanzó un procesamiento paralelo del componente multiplicador y un ahorro de recursos de hardware en el sistema |
| Resumen en inglés | This study is based on obtaining an optimized model for the Reed Solomon encoder design and ef-ficiency analysis. First comes the introduction of the mathematical model of the encoder, followed by a description of the object of study encoder RS (255, k) in hardware description language, VHDL (hardware description language VHSIC) with the functional description of each one of its components, including the multiplier finite Galois field GF (2m) and LFSR (Linear Feedback Shift Register) based on the equations as a result of analyzing the structure and behavior of the encoder optimized finally synthesized the proposed encoder IDE11 Xilinx tool. Finishing, with the comparative analysis of resource consumption, validation of the proposed optimization model. Among the results are the mathematical equations were derived for efficient encoder over reconfigurable systems, validating the behavior of simulated design and synthesis that demonstrate the effectiveness of the design compared to other studies. Thus we can conclude that it was parallel processing of multiple components and saves hardware resources in the system through the proposed model |
| Disciplinas: | Ciencias de la computación, Matemáticas |
| Palabras clave: | Codificadores, Codificadores Reed Solomon, Ecuaciones polinomiales, VHDL |
| Keyword: | Encoders, Polynomial equations, Reed-Solomon codes, VHDL |
| Texto completo: | https://produccioncientificaluz.org/index.php/tecnica/article/view/19945/19880 |
