| Journal: | Revista Facultad de Ingeniería. Universidad de Antioquia |
| Database: | PERIÓDICA |
| System number: | 000340156 |
| ISSN: | 0120-6230 |
| Authors: | Escamilla Hernández, Enrique1 Kravchenko, Víctor2 Ponomaryov, Volodymyr1 Duchen Sánchez, Gonzalo1 Hernández Sánchez, David3 |
| Institutions: | 1Instituto Politécnico Nacional, Escuela Superior de Ingeniería Mecánica y Eléctrica, México, Distrito Federal. México 2Institute of Radio Engineering and Electronics, Moscú. Rusia 3Universidad Autónoma del Estado de Hidalgo, Centro de Investigación en Tecnologías de Información y Sistemas, Pachuca, Hidalgo. México |
| Year: | 2010 |
| Season: | Sep |
| Number: | 55 |
| Pages: | 134-143 |
| Country: | Colombia |
| Language: | Inglés |
| Document type: | Artículo |
| Approach: | Experimental, aplicado |
| Spanish abstract | El presente artículo muestra la puesta en práctica de hardware para realizar el procesamiento en tiempo real de la señal de radar usando una técnica simple, rápida basada en arquitectura de FPGA (Field Programmable Gate Array). El proceso incluye diversos procedimientos de enventanado durante la compresión del pulso del radar de apertura sintética (SAR). El proceso de compresión de la señal de radar se hace con un filtro acoplado que aplica funciones clásicas y nuevas de enventanado, donde nos centramos en obtener una mejor atenuación para los valores de lóbulos laterales. La arquitectura propuesta explota los recursos de computación paralela de los dispositivos FPGA para alcanzar una mejor velocidad de cómputo. Las investigaciones experimentales han demostrado que los mejores resultados para el funcionamiento de la compresión del pulso se han obtenido usando las funciones atómicas, mejorando el funcionamiento del sistema del radar en presencia de ruido, y consiguiendo una pequeña degradación en la resolución de rango. La puesta en práctica del tratamiento de señales en el sistema de radar en tiempo real se discute y se justifica la eficiencia de la arquitectura de hardware propuesta |
| English abstract | We present the hardware implementation of radar real time processing procedures using a simple, fast technique based on FPGA (Field Programmable Gate Array) architecture. This processing includes different window procedures during pulse compression in synthetic aperture radar (SAR). The radar signal compression processing is realized using matched filter, and classical and novel window functions, where we focus on better solution for minimum values of side-lobes. The proposed architecture exploits the parallel computing resources of FPGA devices to achieve better computation speed. Experimental investigations have shown that the best results for pulse compression performance have been obtained using atomic functions, improving the performance of the radar system in the presence of noise, obtaining small degradation in range resolution. Implementation of the signal processing in the radar system for real time mode is discussed here and the effectiveness of the proposed hardware architecture has been justified |
| Disciplines: | Ingeniería |
| Keyword: | Ingeniería de telecomunicaciones, Radar, Compresión de pulsos, Hardware |
| Keyword: | Engineering, Telecommunications engineering, Radar, Pulse compression, Hardware |
| Full text: | Texto completo (Ver PDF) |
