Acelerador de captura para circuitos de lazo de amarre de fase digitales (DPLL)
Document title: Acelerador de captura para circuitos de lazo de amarre de fase digitales (DPLL)
Journal: Memoria Electro - Congreso Internacional de Ingeniería Electrónica
Database: PERIÓDICA
System number: 000160523
ISSN: 1405-2172
Authors: 1
Institutions: 1Instituto Tecnológico de Minatitlán, Minatitlán, Veracruz. México
Year:
Season: Oct
Volumen: 21
Pages: 283-287
Country: México
Language: Español
Document type: Artículo
Approach: Analítico, aplicado
Disciplines: Matemáticas,
Ingeniería
Keyword: Matemáticas aplicadas,
Ingeniería electrónica,
Sistemas electrónicos,
Fases digitales,
Filtros
Keyword: Mathematics,
Engineering,
Applied mathematics,
Electronic engineering,
Electronic systems,
Filters,
Digital phases
Document request
Note: The document is shipping cost.









Original documents can be consulted at the Departamento de Información y Servicios Documentales, located in the Annex to the General Directorate of Libraries (DGB), circuito de la Investigación Científica across from the Auditorium Nabor Carrillo, located between the Institutes of Physics and Astronomy. Ciudad Universitaria UNAM. Show map
For more information: Departamento de Información y Servicios Documentales, Tels. (5255) 5622-3960, 5622-3964. E-mail: sinfo@dgb.unam.mx . Monday to Friday from (8 to 16 hrs).