Una implementación hardware optimizada para el operador exponenciación modular



Título del documento: Una implementación hardware optimizada para el operador exponenciación modular
Revista: Dyna (Medellín)
Base de datos: PERIÓDICA
Número de sistema: 000321102
ISSN: 0012-7353
Autores: 1
2
Instituciones: 1Universidad Nacional de Colombia, Medellín, Antioquia. Colombia
2Universidad del Valle, Cali, Valle del Cauca. Colombia
Año:
Periodo: Nov
Volumen: 75
Número: 156
Paginación: 55-63
País: Colombia
Idioma: Español
Tipo de documento: Artículo
Enfoque: Aplicado
Disciplinas: Ciencia y tecnología,
Ciencias de la computación
Palabras clave: Tecnología,
Hardware,
Criptografía,
Aritmética modular,
VHDL,
FPGA
Keyword: Science and technology,
Computer science,
Technology,
Hardware,
Cryptography,
Modular arithmetic,
VHDL,
Field programmable gate array (FPGA)
Solicitud del documento
Nota: El envío del documento tiene costo.









Los documentos originales pueden ser consultados en el Departamento de Información y Servicios Documentales, ubicado en el Anexo de la Dirección General de Bibliotecas (DGB), circuito de la Investigación Científica a un costado del Auditorio Nabor Carrillo, zona de Institutos entre Física y Astronomía. Ciudad Universitaria UNAM. Ver mapa
Mayores informes: Departamento de Información y Servicios Documentales, Tels. (5255) 5622-3960, 5622-3964, e-mail: sinfo@dgb.unam.mx, Horario: Lunes a viernes (8 a 16 hrs.)