| Journal: | Computación y sistemas |
| Database: | PERIÓDICA |
| System number: | 000342452 |
| ISSN: | 1405-5546 |
| Authors: | Zúñiga Grajeda, Virgilio1 Feregrino Uribe, Claudia1 Cumplido Parra, René1 |
| Institutions: | 1Instituto Nacional de Astrofísica, Optica y Electrónica, Tonantzintla, Puebla. México |
| Year: | 2006 |
| Season: | Oct-Dic |
| Volumen: | 10 |
| Number: | 2 |
| Pages: | 172-188 |
| Country: | México |
| Language: | Inglés |
| Document type: | Artículo |
| Approach: | Experimental, aplicado |
| Spanish abstract | Hoy en día, el uso de sistemas de comunicación digitales ha aumentado de tal forma que el ancho de banda en las redes resulta afectado. Este problema puede solucionarse implementando algoritmos de compresión de datos en dispositivos de comunicación reduciendo la cantidad de datos a transmitir. Sin embargo, el diseño de modelos complejos de compresión de datos en hardware implica considerar el uso eficiente de la superficie de silicio. Este trabajo propone la combinación de dos esquemas diferentes de compresión de datos sin pérdida que compartan elementos comunes. Este proyecto también trata el diseño de una arquitectura hardware/software que explote el paralelismo e incremente la velocidad de ejecución manteniendo su flexibilidad. Un coprocesador ejecuta las tareas computacionalmente intensas de los esquemas de compresión Burrows–Wheeler Transform y Lempel–Ziv. El coprocesador es controlado por un microprocesador de propósito general compatible con la arquitectura SPARC V8 llamado LEON2 |
| English abstract | Nowadays, the use of digital communication systems has increased in such a way that network bandwidth is affected. This problem can be solved by implementing data compression algorithms in communication devices to reduce the amount of data to be transmitted. However, the design of large hardware data compression models implies to consider an efficient use of the silicon area. This work proposes the conjunction of two different hardware lossless data compression approaches which share common hardware elements. The project also involves the design of a hardware/software architecture to exploit parallelism increasing execution speed while keeping flexibility. A custom coprocessor unit executes the compute–intense tasks of the Burrows–Wheeler Transform and the Lempel–Ziv lossless data compression schemes. This coprocessor unit is controlled by a SPARC V8 compatible general purpose microprocessor called LEON2 |
| Disciplines: | Ciencias de la computación, Matemáticas |
| Keyword: | Arquitectura de software, Compresión de datos, Transformada de Burrows–Wheeler, Coprocesadores |
| Keyword: | Computer science, Mathematics, Software architecture, Data compression, Burrows-Wheeler transform, Coprocessors |
| Full text: | Texto completo (Ver HTML) |
