Diseño de la etapa de frecuencia intermedia de un radar en FPGA



Título del documento: Diseño de la etapa de frecuencia intermedia de un radar en FPGA
Revista: Telem@tica (La Habana)
Base de datos: PERIÓDICA
Número de sistema: 000408539
ISSN: 1729-3804
Autores: 1
1
Instituciones: 1Instituto Superior Politécnico "José Antonio Echeverría", La Habana. Cuba
Año:
Periodo: May-Ago
Volumen: 15
Número: 2
Paginación: 27-39
País: Cuba
Idioma: Español
Tipo de documento: Artículo
Enfoque: Descriptivo, aplicado
Resumen en español El Grupo de Investigación de Radar del Departamento de Telecomunicaciones y Telemática de la Cujae posee un radar experimental instalado en el edificio número dos de la universidad que está conformado por partes de un SON-9A y un P-37, ambos de diseño y fabricación soviética. Estos dos radares son de generaciones atrasadas, pero de diseños excelentes en cuanto al sistema en sí. Sus partes y componentes son de tecnologías electrónicas, eléctricas y electromecánicas con una misión definida. Con la creciente necesidad de desarrollar nuevas plataformas de radar manteniendo relativamente bajos los costos, se necesita desarrollar un radar genérico compatible con múltiples plataformas de radar. Con el desarrollo de este trabajo se pretende dar una solución parcial a esta problemática a través del diseño de la etapa de FI de dicho radar utilizando un FPGA. En la misma se brindan detalles del diseño que se verifican utilizando la metodología Hardware In the Loop (HIL)
Resumen en inglés The Radar Research Group of the Department of Telecommunications and Telematics at Cujae has an experimental radar installed in the building number two of the university that is made up of parts of a SON-9A and P-37, both Soviet designed and made. These two radars are of backward generations, but of excellent designs as the system itself. Its parts and components are electronic, electrical and electromechanical technologies with a defined mission. With the growing need to develop new radar platforms while keeping costs relatively low, it is necessary to develop a compatible generic multi-platform radar. With the development of this work a partial solution to this problem is given by designing the IF stage of the radar using an FPGA. In this solution, detailsand verifications are made using the methodology Hardware in the loop (HIL)
Disciplinas: Ciencias de la computación,
Ingeniería
Palabras clave: Procesamiento de datos,
Programación,
Ingeniería de telecomunicaciones,
Software,
Procesamiento de señales,
Radar,
FPGA
Keyword: Computer science,
Engineering,
Data processing,
Programming,
Telecommunications engineering,
Software,
Signal processing,
Radar,
Field programmable gate array (FPGA)
Texto completo: Texto completo (Ver HTML)