Analizador lógico de tiempos implementado en un FPGA utilizando un bus PCI como interfaz de comunicación
Título del documento: Analizador lógico de tiempos implementado en un FPGA utilizando un bus PCI como interfaz de comunicación
Revista: Memoria Electro - Congreso Internacional de Ingeniería Electrónica
Base de datos: PERIÓDICA
Número de sistema: 000195117
ISSN: 1405-2172
Autores: 1
Instituciones: 1Instituto Politécnico Nacional, Centro de Investigación en Computación, México, Distrito Federal. México
Año:
Periodo: Oct
Volumen: 23
Paginación: 23-29
País: México
Idioma: Español
Tipo de documento: Artículo
Enfoque: Analítico
Disciplinas: Ingeniería,
Ciencias de la computación
Palabras clave: Ingeniería electrónica,
Sistemas digitales,
Analizador lógico,
Circuitos electrónicos,
Analizador de tiempo,
Interfaces
Keyword: Engineering,
Computer science,
Electronic engineering,
Digital systems,
Logic analyzer,
Electronic circuits,
Time analyzer,
Interfaces
Solicitud del documento
Nota: El envío del documento tiene costo.









Los documentos originales pueden ser consultados en el Departamento de Información y Servicios Documentales, ubicado en el Anexo de la Dirección General de Bibliotecas (DGB), circuito de la Investigación Científica a un costado del Auditorio Nabor Carrillo, zona de Institutos entre Física y Astronomía. Ciudad Universitaria UNAM. Ver mapa
Mayores informes: Departamento de Información y Servicios Documentales, Tels. (5255) 5622-3960, 5622-3964, e-mail: sinfo@dgb.unam.mx, Horario: Lunes a viernes (8 a 16 hrs.)