FPGA design of an efficient and low-cost smart phone interrupt controller
Título del documento: FPGA design of an efficient and low-cost smart phone interrupt controller
Revista: Latin American applied research
Base de datos: PERIÓDICA
Número de sistema: 000260210
ISSN: 0327-0793
Autores: 1

2
Instituciones: 1Instituto Tecnológico y de Estudios Superiores de Monterrey, Departamento de Ingeniería Eléctrica y Electrónica, Atizapán, Estado de México. México
2Instituto Tecnológico y de Estudios Superiores de Monterrey, Centro de Diseño Electrónico, Zapopan, Jalisco. México
Año:
Periodo: Ene
Volumen: 37
Número: 1
Paginación: 59-63
País: Argentina
Idioma: Inglés
Tipo de documento: Artículo
Enfoque: Analítico
Disciplinas: Ingeniería
Palabras clave: Ingeniería electrónica,
FPGA,
Costos,
Smartphones,
Regulador de interrupción,
Microprocesadores
Keyword: Engineering,
Electronic engineering,
Field programmable gate array (FPGA),
Costs,
Smartphones,
Interrupt controller,
Microprocessors
Solicitud del documento
Nota: El envío del documento tiene costo.









Los documentos originales pueden ser consultados en el Departamento de Información y Servicios Documentales, ubicado en el Anexo de la Dirección General de Bibliotecas (DGB), circuito de la Investigación Científica a un costado del Auditorio Nabor Carrillo, zona de Institutos entre Física y Astronomía. Ciudad Universitaria UNAM. Ver mapa
Mayores informes: Departamento de Información y Servicios Documentales, Tels. (5255) 5622-3960, 5622-3964, e-mail: sinfo@dgb.unam.mx, Horario: Lunes a viernes (8 a 16 hrs.)