| Revista: | Journal of applied research and technology |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000387380 |
| ISSN: | 1665-6423 |
| Autores: | Ortega Cisneros, S1 Cabrera Villaseñor, H.J1 Raygoza Panduro, J.J2 Sandoval, F1 Loo-Yau, R1 |
| Instituciones: | 1Instituto Politécnico Nacional, Centro de Investigación y de Estudios Avanzados, Guadalajara, Jalisco. México 2Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenierías, Guadalajara, Jalisco. México |
| Año: | 2014 |
| Periodo: | Feb |
| Volumen: | 12 |
| Número: | 1 |
| Paginación: | 153-163 |
| País: | México |
| Idioma: | Inglés |
| Tipo de documento: | Artículo |
| Enfoque: | Experimental, aplicado |
| Resumen en español | El uso de redes en chip como medio de interconexión para sistemas digitales implementados en FPGA se encuentra limitado por la cantidad de recursos lógicos necesarios para implementar la infraestructura de red dentro del dispositivo, además del tiempo necesario para el ajuste de características de la red para obtener las metas de desempeño requeridas por el sistema. En este documento presentamos una arquitectura para conmutadores de red en chip, con control de flujo de datos basado en conmutación de circuitos, desarrollada con el objetivo de formar redes de topología Spidergon, y buscando reducir el área necesaria para su implementación sin castigar sobremanera el desempeño de la red. Como resultado de nuestro trabajo presentamos un conmutador que requiere solamente 114 slices de un dispositivo Virtex 4, en su versión más económica. Además proveemos de un perfil de desempeño de una red formada por nuestros conmutadores dentro de un simulador a medida. Este simulador fue desarrollado como parte del flujo de diseño del conmutador y demostró ser una herramienta esencial para la prueba y la validación del módulo |
| Resumen en inglés | The use of on chip networks as interconnection media for systems implemented in FPGAs is limited by the amount of logical resources necessary to deploy the network in the target device, and the time necessary to adjust the network parameters to achieve the performance goal for the system. In this paper we present a switch architecture, with data flow control based on circuit switching and aimed for on-chip networks with a Spidergon topology, which seeks to reduce the area occupied without severely affecting the overall network performance. As a result, we obtained a switch that requires only 114 slices in its most economic version on a Virtex 4-device. We also provide a performance profile, obtained by subjecting a network formed by these switches to different synthetic workloads within a simulator. This simulator was developed as part of the design flow of the switch, and it proves to be an essential tool for the test and validation process |
| Disciplinas: | Ciencias de la computación |
| Palabras clave: | Redes, Conmutadores, Control de flujo, Conmutación de circuitos, Arquitectura de redes |
| Keyword: | Computer science, Networks, Switches, Data flow control, Circuit switching, Network architecture |
| Texto completo: | Texto completo (Ver HTML) |
