| Revista: | Ingeniería. Investigación y tecnología |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000346184 |
| ISSN: | 1405-7743 |
| Autores: | Sáenz Noval, J.J1 Roa Fuentes, E.F1 |
| Instituciones: | 1Universidad Industrial de Santander, Escuela de Ingeniería Eléctrica y Electrónica, Bucaramanga, Santander. Colombia |
| Año: | 2011 |
| Periodo: | Oct-Dic |
| Volumen: | 12 |
| Número: | 4 |
| Paginación: | 409-419 |
| País: | México |
| Idioma: | Español |
| Tipo de documento: | Artículo |
| Enfoque: | Experimental, aplicado |
| Resumen en español | Los modelos estadísticos para circuitos integrados (CI) permiten estimar antes de la fabricación el porcentaje de dispositivos aceptables en el lote de fabricación. Actualmente, Pelgrom es el modelo estadístico más aceptado en la industria; sin embargo, se derivó de una tecnología micrométrica, la cual no garantiza confiabilidad en los procesos de fabricación nanométricos. Este trabajo considera tres de los modelos estadísticos más relevantes en la industria y evalúa sus limitaciones y ventajas en el diseño analógico, de manera que el diseñador tenga un mejor criterio en su elección. Además, se muestra cómo pueden utilizarse varios modelos estadísticos para cada una de las fases y propósitos de diseño |
| Resumen en inglés | Statistical models for integrated circuits (IC) allow us to estimate the percentage of acceptable devices in the batch before fabrication. Actually, Pelgrom is the statistical model most accepted in the industry; however it was derived from a micrometer technology, which does not guarantee reliability in nanometric manufacturing processes. This work considers three of the most relevant statistical models in the industry and evaluates their limitations and advantages in analog design, so that the designer has a better criterion to make a choice. Moreover, it shows how several statistical models can be used for each one of the stages and design purposes |
| Disciplinas: | Ingeniería |
| Palabras clave: | Ingeniería electrónica, Circuitos integrados, Diseño analógico, Modelos estadísticos, Reducción de canal, Rendimiento |
| Keyword: | Engineering, Electronic engineering, Integrated circuits, Analogical design, Statistical models, Channel shrinkage, Yield |
| Texto completo: | Texto completo (Ver HTML) |
