| Revista: | Journal of applied research and technology |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000370570 |
| ISSN: | 1665-6423 |
| Autores: | Villa Angulo, C1 Hernández Fuentes, I. O1 Villa Angulo, R1 Ahumada Valdez, S. E1 Ramos Irigoyen, R. A1 Donkor, E2 |
| Instituciones: | 1Universidad Autónoma de Baja California, Instituto de Ingeniería, Mexicali, Baja California. México 2University of Connecticut, Department of Electrical & Computer Engineering, Storrs, Connecticut. Estados Unidos de América |
| Año: | 2013 |
| Periodo: | Feb |
| Volumen: | 11 |
| Número: | 1 |
| País: | México |
| Idioma: | Inglés |
| Tipo de documento: | Artículo |
| Enfoque: | Experimental, aplicado |
| Resumen en español | En este artículo se presenta la implementación de una arquitectura de muestreo y demultiplexación polifásica para implementarse en convertidores analógico digitales optoelectrónicos de alta velocidad (OADCs). La arquitectura consta de circuitos muestreadores activados ópticamente conectados en cascada. La arquitectura muestrea una señal analógica y posteriormente demultiplexa diferentes muestras (canaliza) para reducir la velocidad de repetición de las mismas y así la cuantización pueda realizarse con circuitos electrónicos de baja velocidad. Una característica importante de esta arquitectura es que la señal analógica es conservada en el dominio eléctrico durante el proceso de muestreo, demultiplexación y cuantización, evitando la necesidad de los procesos de conversión de eléctrica a óptica y de óptica a eléctrica comúnmente usados en OADCs. Experimentalmente se implementó un sistema OADC de 10.24 giga muestras por segundo (GM/s) con 12 bits de resolución. Mediciones demuestran una resolución efectiva (ENOB) de 10.3 bits, rango dinámico libre de espurios (SFDR) de -32 dB, y señal a ruido y distorsión (SNDR) de 63.7 dB |
| Resumen en inglés | In this paper we present the practical implementation of a high-speed polyphase sampling and demultiplexing architecture for optoelectronics analog-to-digital converters (OADCs). The architecture consists of a one-stage divideby-eight decimator circuit where optically-triggered samplers are cascaded to sample an analog input signal, and demultiplex different phases of the sampled signal to yield low data rate for electronic quantization. Electrical-in to electrical-out data format is maintained through the sampling, demultiplexing and quantization processes of the architecture thereby avoiding the need for electrical-to-optical and optical-to-electrical signal conversions. We experimentally demonstrate a 10.24 giga samples per second (GS/s), 12-bit resolution OADC system comprising the optically-triggered sampling circuits integrated with commercial electronic quantizers. Measurements performed on the OADC yielded an effective bit resolution (ENOB) of 10.3 bits, spurious free dynamic range (SFDR) of -32 dB and signal-to-noise and distortion ratio (SNDR) of 63.7 dB |
| Disciplinas: | Ingeniería |
| Palabras clave: | Ingeniería electrónica, Convertidor analógico-digital, Optoelectrónica, Esquema de conversión polifásica |
| Keyword: | Engineering, Electronic engineering, Analog-digital converter, Optoelectronics, Poly-phase conversion scheme |
| Texto completo: | Texto completo (Ver HTML) |
