Macromodelacion de compuertas logicas a transistores mos
Título del documento: Macromodelacion de compuertas logicas a transistores mos
Revista: Ingeniería electrónica, automática y comunicaciones
Base de datos: PERIÓDICA
Número de sistema: 000088129
ISSN: 0258-5944
Autores: 1
Instituciones: 1Instituto Superior Politécnico "José Antonio Echeverría", Fac Ingenieria Industrial, La Habana. Cuba
Año:
Periodo: Feb
Volumen: 5
Número: 1
Paginación: 5-13
País: Cuba
Idioma: Español
Tipo de documento: Reporte técnico
Enfoque: Analítico, descriptivo
Disciplinas: Ingeniería,
Ciencias de la computación
Palabras clave: Ingeniería electrónica,
Macromodelos,
Compuertas lógicas,
Transistores,
MOS
Keyword: Engineering,
Computer science,
Electronic engineering,
Macromodels,
Logic gates,
Transistors,
Mos
Solicitud del documento
Nota: El envío del documento tiene costo.









Los documentos originales pueden ser consultados en el Departamento de Información y Servicios Documentales, ubicado en el Anexo de la Dirección General de Bibliotecas (DGB), circuito de la Investigación Científica a un costado del Auditorio Nabor Carrillo, zona de Institutos entre Física y Astronomía. Ciudad Universitaria UNAM. Ver mapa
Mayores informes: Departamento de Información y Servicios Documentales, Tels. (5255) 5622-3960, 5622-3964, e-mail: sinfo@dgb.unam.mx, Horario: Lunes a viernes (8 a 16 hrs.)