| Revista: | Superficies y vacío |
| Base de datos: | PERIÓDICA |
| Número de sistema: | 000343781 |
| ISSN: | 1665-3521 |
| Autores: | Linares Aranda, Mónico1 González Díaz, Oscar1 Salim Maza, Manuel2 |
| Instituciones: | 1Instituto Nacional de Astrofísica, Optica y Electrónica, Tonantzintla, Puebla. México 2Freescale Semiconductor México, Tlaquepaque, Jalisco. México |
| Año: | 2011 |
| Periodo: | Jun |
| Volumen: | 24 |
| Número: | 2 |
| Paginación: | 43-53 |
| País: | México |
| Idioma: | Español |
| Tipo de documento: | Artículo |
| Enfoque: | Experimental, aplicado |
| Resumen en español | Debido a la tendencia de integrar diversos subsistemas electrónicos y mecánicos complejos en un solo circuito integrado, es necesario alternativas de temporización y sincronización eficientes en velocidad, consumo de potencia y área. En este artículo se propone el uso de osciladores de anillo interconectados y acoplados como redes de generación y distribución de señales de reloj, para la sincronización de sistemas integrados en un mismo chip. Se presentan resultados de simulación HSPICE de redes convencionales y no convencionales diseñadas utilizando parámetros típicos de dos procesos de fabricación de circuitos integrados CMOS pozo N Austria Micro Systems (AMS) 0.35 μm y Berkeley 0.13 μm. En base a resultados experimentales obtenidos de redes de distribución de reloj locales y globales fabricadas con el proceso CMOS de 0.35 μm de AMS, se demuestra que los anillos interconectados y acoplados representan una aproximación apropiada para sistemas integrados en un solo circuito de silicio debido a su buen desempeño, escalabilidad con la tecnología, bajo corrimiento al reloj, alta velocidad, tolerancia a fallas y robustez a variaciones del proceso de fabricación |
| Resumen en inglés | Due to the trend of integrating various complex electronic and mechanical subsystems in a single integrated circuit or chip, timing and synchronization alternatives efficient in speed, power consumption, and area are needed. In this paper, the use of interconnected and coupled ring oscillators as clock generation and distribution networks for the synchronization of integrated systems in a single chip is proposed. The HSPICE simulation results of the conventional and no-conventional networks designed using typical parameters of two integrated circuit fabrication processes (N-well Austriamicrosystems 0.35 μm CMOS and Berkeley 0.13 μm) are presented. Based on the experimental results obtained from local and global clock distribution networks fabricated in Austriamicrosystems 0.35 μm process, it was demonstrated that the interconnected and coupled ring oscillators represent a good approach for integrated systems in a single silicon chip due to its good performance, scalability with technology, low time uncertainty, high speed, fault tolerance, and robustness to process variations |
| Disciplinas: | Ingeniería |
| Palabras clave: | Ingeniería electrónica, Circuitos integrados, Osciladores, Redes de reloj, Sincronización |
| Keyword: | Engineering, Electronic engineering, Integrated circuits, Oscillators, Clock networks, Synchronization |
| Texto completo: | Texto completo (Ver HTML) |
