| Revista: | Ingeniería. investigación y tecnología |
| Base de datos: | |
| Número de sistema: | 000537924 |
| ISSN: | 1405-7743 |
| Autors: | Molinar Solís, J.E.1 Ponce Ponce, V.H.2 García Lozano, R.Z.1 Díaz Sánchez, A.3 Rocha Pérez, J.M.3 |
| Institucions: | 1Universidad Autónoma del Estado de México, 2Instituto Politécnico Nacional, Centro de Investigación en Computación, México 3Instituto Nacional de Astrofísica Óptica y Electrónica, Tonantzintla, Puebla. |
| Any: | 2010 |
| Període: | Jul-Sep |
| Volum: | 11 |
| Número: | 3 |
| Paginació: | 315-323 |
| País: | México |
| Idioma: | Inglés |
| Resumen en español | En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia γ de la compuerta flotante en inversores CMOS, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor γ y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. Estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas de tecnología AMI ABN de 1.2 µm, a través de la organización MOSIS. Los parámetros extraídos pueden ser incorporados a macromodelos en PSpice para obtener simulaciones más precisas. |
| Resumen en inglés | This work provides an accurate methodology for extracting the floating-gate gain factory, of CMOS floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. With the methodology proposed in this paper, the γ factor and other parasitic capacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays an important role in modern analog and mixed-signal CMOS circuits, since it limits the circuit performance. Theoretical and measured values using two test cells, fabricated in a standard double poly double metal CMOS AMI-ABN process with 1.2 µm design rules, were compared. The extracted parameters can be incorporated into floating-gate PS pice macromodels for obtaining accurate electrical simulation. |
| Paraules clau: | Inversor de compuerta flotante, NeuMOS, Compuerta flotante |
| Keyword: | FG-inverter, NeuMOS, Floating-gate |
| Text complet: | Texto completo (Ver HTML) Texto completo (Ver PDF) |
